Analiza și proiectarea circuitelor de sincronizare CMOS pentru zgomot de fază redus

Titlul original:

Analysis and Design of CMOS Clocking Circuits for Low Phase Noise

Conținutul cărții:

Pe măsură ce electronica continuă să devină mai rapidă, mai mică și mai eficientă, dezvoltarea și cercetarea în jurul semnalelor și circuitelor de ceasuire s-au accelerat pentru a ține pasul. Această carte face o punte între teoria clasică a circuitelor de ceas și progresele tehnologice recente, devenind un ghid util pentru noii veniți în domeniu și oferind o oportunitate pentru cercetătorii consacrați de a-și extinde și actualiza cunoștințele despre tendințele actuale.

Cartea începe prin introducerea teoriei transformării Fourier și a densității spectrale de putere, apoi se bazează pe această fundație în capitolul 2 pentru a defini zgomotul de fază și jitterul. Capitolul 3 discută teoria și implementarea primară a oscilatoarelor CMOS, inclusiv oscilatoare LC și oscilatoare inelare, iar capitolul 4 introduce tehnici de analiză a zgomotului de fază și a jitterului acestora. Capitolele 5-7 tratează circuitele de ceasuri convenționale.

Bucla blocată în fază (PLL) și bucla blocată în întârziere (DLL), care suprimă zgomotul de fază al oscilatoarelor CMOS. Sunt descrise elementele de bază ale PLL-urilor/DLL-urilor convenționale, iar dinamica buclei de reacție negativă PLL/DLL este explorată în profunzime, cu exemple practice de proiectare. Capitolele 8-11 abordează tehnici de circuit de ultimă generație pentru suprimarea zgomotului de fază, prezentând principiile și aspectele practice ale implementării circuitelor de tehnici de detectare a fazei de subeșantionare, PLL/DLL complet digitale, oscilator blocat prin injecție și DLL de multiplicare a ceasului. Un apendice cuprinde un studiu și o discuție amplă privind circuitele și reperele de ceas de ultimă generație.