Model și proiectare de porți logice îmbunătățite în mod curent: Diferențiale și cu un singur capăt

Titlul original:

Model and Design of Improved Current Mode Logic Gates: Differential and Single-Ended

Conținutul cărții:

CAPITOLUL 1 INTRODUCERE.

1. 1 Context1. 2 Literatura disponibilă 1. 2. 1 Diverse topologii CML1. 2. 2 Abordări de modelare și proiectare1. 2. 3 Aplicarea sistemului1. 3 Organizarea cărții.

CAPITOLUL 2 PORȚI CML: CONCEPTE DE BAZĂ.

2. 1 Introducere2. 2 Concepte de bază2. 3 Porți CML diferențiale2. 3. 1 Funcționarea invertorului diferențial CML 2. 3. 2 Analiza invertorului diferențial CML2. 3. 2. 1 Model static2. 3. 2. 2 Model de întârziere2. 3. 3 Proiectarea invertorului diferențial CML2. 3. 4 Realizarea porților de bază2. 4 Porți CML cu un singur capăt2. 4. 1 Funcționarea invertorului PFSCL 2. 4. 2 Analiza invertorului PFSCL 2. 4. 2. 1 Model static2. 4. 2. 2 Model de întârziere2. 4. 3 Proiectarea invertorului PFSCL2. 4. 4 Realizarea porților de bază2. 5 Observații finale.

CAPITOLUL 3 PORȚI DIFERENȚIALE CML CU PDN MODIFICAT.

3. 1 Introducere3. 2 Studiu de literatură3. 3 Nouă abordare3. 4 Porți combinaționale îmbunătățite cu PDN modificat3. 4. 1 Funcționarea porții XOR îmbunătățite3. 4. 2 Analiza porții XOR îmbunătățite3. 4. 2. 1 Model static3. 4. 2. 2 Model de întârziere3. 4. 3 Proiectarea porții XOR îmbunătățite3. 4. 4 Compararea performanțelor3. 4. 4. 1 Proiectare de mare viteză3. 4. 4. 2 Proiectare eficientă din punct de vedere energetic3. 4. 4. 3 Proiectare cu consum redus de energie3. 5 Porți secvențiale îmbunătățite cu PDN modificat 3. 5. 1 Funcționarea zăvorului D îmbunătățit3. 5. 2 Analiza zăvorului D îmbunătățit 3. 5. 2. 1 Model static3. 5. 2. 2 Model de întârziere3. 5. 3 Proiectarea zăvorului D îmbunătățit3. 5. 4 Compararea performanțelor3. 5. 4. 1 Proiectare de mare viteză3. 5. 4. 2 Proiectare eficientă din punct de vedere energetic3. 5. 4. 3 Proiectare cu consum redus de energie3. 6 Observații finale.

CAPITOLUL 4 PORȚI CML CU SURSĂ DE CURENT MODIFICATĂ.

4. 1 Introducere4. 2 Prezentare a modificărilor sursei de curent4. 3 Sursa de curent dinamică4. 3. 1 Sursă de curent dinamică NN existentă4. 3. 2 Noua sursă de curent NP-dinamică4. 4 Porți CML diferențiale îmbunătățite cu sursă de curent NP-dinamică4. 4. 1 Funcționarea invertorului D-MCML-NP4. 4. 2 Proiectarea invertorului D-MCML-NP4. 4. 3 Analiza consumului de energie4. 5 Porți PFSCL îmbunătățite cu sursă de curent dinamică NN 4. 5. 1 Funcționarea invertorului D-PFSCL-NN 4. 5. 2 Proiectarea invertorului D-PFSCL-NN 4. 5. 3 Analiza consumului de putere4. 6 Porți PFSCL îmbunătățite cu sursă de curent dinamică NP4. 6. 1 Funcționarea invertorului D-PFSCL-NP4. 6. 2 Proiectarea invertorului D-PFSCL-NP4. 6. 3 Analiza consumului de putere4. 7 Aplicații multietajate4. 7. 1 Tampon cu temporizare automată existent4. 7. 2 Buffer auto-temporizat îmbunătățit4. 8 Compararea performanțelor4. 8. 1 Comparația performanțelor porților D-CML diferențiale4. 8. 2 Comparația performanțelor porților D-PFSCL4. 9 Observații finale.

CAPITOLUL 5 PORȚI CML CU SARCINĂ MODIFICATĂ.

5. 1 Introducere5. 2 Sarcini disponibile5. 3 Sarcină nouă (NP-Load)5. 3. 1 Analiza NP-load5. 3. 2 Rezistența încărcăturii NP-load5. 4 Porți CML diferențiale îmbunătățite cu sarcină modificată5. 4. 1 Funcționarea invertorului MCML-CC5. 4. 2 Analiza invertorului MCML-CC5. 4. 2. 1 Model static5. 4. 1. 1 Model de întârziere5. 4. 3 Proiectarea invertorului MCML-CC5. 4. 4 Perf.