Titlul original:
Advanced VLSI Design and Testability Issues
Conținutul cărții:
Această carte facilitează persoanelor interesate de VLSI nu numai cunoștințele aprofundate, ci și aspectele generale ale acestuia prin explicarea aplicațiilor sale în diferite domenii, inclusiv prelucrarea imaginilor și biomedicale. Înțelegerea profundă a conceptelor de bază vă oferă puterea de a dezvolta un nou aspect de aplicare, care este foarte bine îngrijit în această carte prin utilizarea unui limbaj simplu în explicarea conceptelor.
În lumea VLSI, importanța limbajelor de descriere hardware nu poate fi ignorată, deoarece proiectarea unor circuite atât de dense și complexe nu este posibilă fără acestea. Atât limbajele Verilog, cât și VHDL sunt utilizate aici pentru proiectare. Necesitățile actuale ale circuitelor integrate (CI) de înaltă performanță, inclusiv dispozitivele cu consum redus de energie și noile materiale emergente, care pot juca un rol foarte important în realizarea de noi funcționalități, reprezintă cea mai interesantă parte a cărții.
Testarea circuitelor VLSI devine mai crucială decât proiectarea circuitelor în această eră a tehnologiei nanometrice.
Rolul algoritmilor de simulare a defectelor este foarte bine explicat, iar implementarea acestora folosind Verilog este aspectul cheie al acestei cărți. Această carte este bine organizată în 20 de capitole.
Capitolul 1 pune accentul pe utilizarea FPGA în diverse aplicații de procesare a imaginilor și biomedicale. Apoi, descrierile luminează înțelegerea de bază a proiectării digitale din perspectiva HDL în capitolele 2-5. În capitolele 6 și 7 se pune accentul pe îmbunătățirea performanțelor cu materiale sau geometrii alternative pentru proiectele FET pe bază de siliciu.
Capitolele 8 și 9 descriu studiul interacțiunilor bimoleculare cu FET-uri de biosenzori. Capitolele 10-13 tratează structurile FET avansate disponibile în diferite forme, materiale precum nanofire, HFET și compararea acestora în ceea ce privește calculul parametrilor de performanță ai dispozitivului. Capitolele 14-18 descriu diferite tehnici de proiectare VLSI specifice aplicațiilor și provocări pentru proiectarea circuitelor analogice și digitale.
Capitolul 19 explică problemele legate de testabilitatea VLSI cu descrierea simulării și clasificarea acesteia în logică și simularea defectelor pentru generarea modelelor de testare utilizând Verilog HDL. Capitolul 20 tratează o proiectare VLSI securizată cu ofuscare hardware prin ascunderea structurii și a funcției circuitului integrat, ceea ce face mult mai dificilă ingineria inversă.
