Prozessorentwurf Mit Verilog Hdl: Modellierung Und Synthese Von Prozessormodellen

Recenzii ale cititorilor

Cartea oferă o introducere clară, informativă și logic structurată în proiectarea procesoarelor, îmbunătățind înțelegerea Verilog și permițând aplicarea practică în structurile RISC și single-cycle.

Prezentare clară și informativă, capitole bine structurate, exemple utile cu cod sursă, îmbunătățire semnificativă a înțelegerii Verilog și a fundamentelor proiectării procesoarelor, potrivită pentru o bază solidă în structuri mai complexe.

Niciuna menționată.

(pe baza a 1 recenzii ale cititorilor)

Conținutul cărții:

În această carte sunt descrise diverse modele de microprocesoare pe 12 și 16 biți, precum și modelarea și posibila implementare a acestora cu ajutorul FPGA-urilor (Field Programmable Gate Array). Limbajul de descriere hardware Verilog HDL este utilizat în acest scop.

Codul sursă este tratat în detaliu în toate fazele de proiectare. Modelele Verilog sunt comparate între ele pe baza rapoartelor de sinteză și sunt stabilite avantajele și dezavantajele. Proiectele au fost create utilizând programe de dezvoltare CAD (Computer Aided Design), care pot fi descărcate gratuit de pe internet.

Cu elementele de bază predate, cititorul își poate crea propriile prototipuri pentru aplicații specifice. Cartea se adresează în primul rând studenților de la informatică și inginerie electrică, precum și dezvoltatorilor care doresc să se familiarizeze cu acest subiect.