Recenzii ale cititorilor
Rezumat:Cartea este foarte apreciată pentru claritatea și abordarea practică a SystemVerilog Assertions (SVA), ceea ce o face o resursă valoroasă atât pentru începători, cât și pentru utilizatorii experimentați. Ea conține concepte bine explicate, exemple și diagrame care simplifică complexitatea SVA. Cu toate acestea, se observă că conține unele inexactități, iar prețul său ridicat și problemele de legare sunt semnalate ca dezavantaje.
Avantaje:⬤ Ușor de înțeles și bine scris
⬤ include aplicații practice, exemple și jurnale de simulare
⬤ eficient pentru reîmprospătarea rapidă a noțiunilor de bază SVA
⬤ referință excelentă pentru sarcinile zilnice de verificare a proiectării.
Dezavantaje:⬤ Conține unele informații inexacte
⬤ preț ridicat
⬤ potențiale probleme de legare cu ediția hardcover.
(pe baza a 6 recenzii ale cititorilor)
Titlul original:
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Conținutul cărții:
Această carte oferă un ghid practic, orientat spre aplicații, pentru limbajul și metodologia SystemVerilog Assertions și Functional Coverage. Cititorii vor beneficia de abordarea pas cu pas a învățării limbajului și a nuanțelor metodologice ale SystemVerilog Assertions și Functional Coverage, ceea ce le va permite să descopere erori ascunse și greu de găsit, să indice direct sursa erorii, să ofere o modalitate curată și ușoară de a modela verificări complexe de sincronizare și să răspundă obiectiv la întrebarea "am verificat funcțional totul". Scrisă de un utilizator final profesionist de proiectare și verificare ASIC/SoC/CPU și FPGA, această carte explică fiecare concept cu exemple ușor de înțeles, jurnale de simulare și aplicații derivate din proiecte reale. Cititorii vor fi împuterniciți să abordeze modelarea verificatoarelor complexe pentru verificarea funcțională și a modelelor de acoperire exhaustive pentru acoperirea funcțională, reducând astfel drastic timpul de proiectare, depanare și acoperire.
Această a treia ediție actualizată abordează cel mai recent set funcțional lansat în IEEE-1800 (2012) LRM, inclusiv numeroși operatori și caracteristici suplimentare. În plus, multe dintre explicațiile Aserțiunilor/Operatorilor Concurrenți sunt îmbunătățite, cu adăugarea mai multor exemple și figuri.
- Acoperă în întregime cea mai recentă sintaxă și semantică IEEE-1800 2012 LRM;
- Acoperă atât limbajele și metodologiile SystemVerilog Assertions cât și SystemVerilog Functional Coverage;
- Oferă aplicații practice despre ce, cum și de ce ale metodologiilor Assertion Based Verification și Functional Coverage;
- Explică fiecare concept pas cu pas și îl aplică la un exemplu practic din viața reală;
- Include 6 LAB-uri practice care permit cititorilor să pună în practică conceptele explicate în carte.
