Recenzii ale cititorilor
Rezumat:Cartea este foarte recomandată inginerilor care trec de la Verilog la SystemVerilog, în special în scopuri de proiectare. Este detaliată, ușor de citit și bine structurată. Cu toate acestea, se remarcă faptul că ediția Kindle are o formatare slabă, iar unii utilizatori consideră că îi lipsește o acoperire cuprinzătoare a limbajului SystemVerilog și are un index rar.
Avantaje:⬤ Excelent pentru inginerii familiarizați cu Verilog care fac tranziția la SystemVerilog, în special pentru proiectare.
⬤ Detaliată, dar ușor de citit.
⬤ Oferă exemple și studii de caz bune.
⬤ Subiecte bine structurate care curg logic.
⬤ Recomandat proiectanților și arhitecților RTL.
Dezavantaje:⬤ Probleme de formatare slabă în ediția Kindle.
⬤ Nu este cuprinzătoare; îi lipsesc detaliile privind întregul limbaj SystemVerilog.
⬤ Index sărac în comparație cu alte manuale.
⬤ Se concentrează în principal pe caracteristicile sintetizabile, neacoperind aspectele nesintetizabile.
(pe baza a 14 recenzii ale cititorilor)
Titlul original:
Systemverilog for Design Second Edition: A Guide to Using Systemverilog for Hardware Design and Modeling
Conținutul cărții:
În cea de-a doua ediție actualizată, această carte a fost revizuită extensiv capitol cu capitol pentru a include numeroasele actualizări de text și exemple necesare pentru a reflecta modificările adoptate între prima ediție a cărții și finalizarea noului standard.
Cartea reflectă cu acuratețe modificările sintactice și semantice ale limbajului SystemVerilog, devenind o referință esențială pentru profesioniștii din domeniul sistemelor care au nevoie de cele mai recente informații despre versiune. În plus, a doua ediție cuprinde un nou capitol care explică „pachetele” SystemVerilog, o nouă anexă care rezumă liniile directoare de sinteză prezentate pe parcursul cărții, iar toate exemplele de cod au fost actualizate la sintaxa finală și rulate din nou folosind cea mai recentă versiune a instrumentelor Synopsys, Mentor și Cadance.
