Introducere în circuitele logice și proiectarea logică cu Verilog

Recenzii ale cititorilor

Cartea este lăudată pentru claritatea și eficiența sa în predarea proiectării logice, în special pentru începători. Ea oferă numeroase exemple și întrebări practice care sporesc înțelegerea și implicarea. Cu toate acestea, o recenzie critică cartea pentru lipsa de acoperire a Verilog, ceea ce a determinat recenzentul să o returneze.

Ușor de înțeles, exemple excelente, potrivită pentru începători, îmbunătățește înțelegerea proiectării logice, oferă numeroase întrebări practice, parcurge subiectele pas cu pas.

Acoperire insuficientă a Verilog; unii utilizatori pot considera că este lipsită de profunzime pentru subiectele avansate.

(pe baza a 4 recenzii ale cititorilor)

Titlul original:

Introduction to Logic Circuits & Logic Design with Verilog

Conținutul cărții:

Acest manual pentru cursurile de proiectare a sistemelor digitale prezintă studenților hardware-ul fundamental utilizat în calculatoarele moderne.

Acoperirea include atât abordarea clasică a proiectării sistemelor digitale (de exemplu, pix și hârtie), în plus față de abordarea modernă a proiectării în limbajul de descriere hardware (HDL) (pe calculator). Utilizarea acestui manual permite cititorilor să proiecteze sisteme digitale folosind abordarea modernă HDL, dar ei au o bază largă de cunoștințe despre hardware-ul de bază și teoria proiectelor lor.

Această carte este concepută pentru a se potrivi cu modul în care materialul este predat efectiv în sala de clasă. Subiectele sunt prezentate într-o manieră care construiește cunoștințe de bază înainte de a trece la subiecte avansate. Autorul a conceput prezentarea având în centrul său obiectivele de învățare și evaluarea.

Fiecare secțiune abordează un rezultat specific al învățării pe care studentul ar trebui să fie capabil să îl „facă” după finalizarea acesteia. Verificările de concepte și problemele de exerciții oferă un set bogat de instrumente de evaluare pentru a măsura performanța studentului la fiecare rezultat.